

Assembler

3



Elementy języka asembler

- ” Komentarze
- ” Etykiety
- ” Dyrektywy asemblera
- ” Instrukcje
- ” Operatory asemblera
- ” Funkcje asemblera



Elementy języka assembler

” Komentarze

;
; komentarz zaczyna się od średnika i jest informacją przydatną dla programisty

” Etykiety

Mogą poprzedzać każdą instrukcję lub dyrektywę. Umieszczenie etykiety przed instrukcją powoduje, że translator przypisuje jej nazwie wartość będącą adresem wskazywanej instrukcji. Etykiety przydatne są do określania miejsca skoków i rozgałęzień.

```
skok: nop  
      nop
```



Elementy języka asembler

Dyrektywy

Dyrektywy w języku asembler sterują pracą kompilatora oraz definiują dodatkowe elementy programu. Dyrektywy poprzedzone są kropką.

.byte

.db

.def

.device

.dw

.macro, .endmacro

.equ

.exit

.include

.list, .listmac, .nolist

.set

Dalsza część zapisów dotyczy programu zawartego w pamięci FLASH. Miejsce pierwszego adresu programu definiujemy za pomocą dyrektywy .org. **Brak dyrektywy .org powoduje automatyczne przyjęcie jako adresu początkowego wartości 0x000.**

Dalsza część zapisów dotyczy definicji zmiennych w pamięci SRAM. Miejsce pierwszego adresu zmiennej definiujemy za pomocą dyrektywy .org. **Brak dyrektywy .org automatycznie ustawia adres na wartość 0x0060 lub 0x0100.**

Dalsza część zapisów dotyczy pamięci EEPROM. Miejsce pierwszego adresu zmiennej definiujemy za pomocą dyrektywy .org. Brak dyrektywy .org automatycznie ustawia adres na wartość 0x0000.

Dyrektywa .org określa adres gdzie kompilator zacznie umieszczanie generowanych bajtów



Elementy języka assembler

Dyrektywy

Dyrektywy w języku assembler sterują pracą kompilatora oraz definiują dodatkowe elementy programu. Dyrektywy poprzedzone są kropką.

<code>.byte</code>		Deklaracja zmiennej typu bajtowego. Obszar jest rezerwowany w pamięci SRAM, a więc po dyrektywie <code>.dseg</code> . Kompilator sam przydziela adres.
<code>.cseg</code>		
<code>.db</code>		W programie można umieszczać obszary o stałej zawartości (pamięć FLASH) do tego służą dyrektywy <code>.db</code> i <code>.dw</code>
<code>.def</code>		Dyrektywa <code>.def</code> pozwala nadać rejestrowi inną nazwę
<code>.device</code>		
<code>.dseg</code>		
<code>.dw</code>		
<code>.macro, .endmacro</code>		
<code>.equ</code>		W programie można umieszczać obszary o stałej zawartości (pamięć FLASH) do tego służą dyrektywy <code>.db</code> i <code>.dw</code>
<code>.eseg</code>		
<code>.exit</code>		Dyrektywa definiuje nowe stałe (nowy identyfikator ma określoną wartość)
<code>.include</code>		Kończy kompilację danego pliku
<code>.list, .listmac, .nolist</code>		Włącza do kompilacji wskazany plik
<code>.org</code>		
<code>.set</code>		




Elementy języka asembler

Dyrektywy - Makra

Makra w języku asembler to struktury predefiniujące bloki programowe o zmiennych parametrach. Wywołanie makra powoduje zastąpienie nazwy makra jego rozwinięciem. Makra mogą mieć parametry. Wykorzystujemy je za pomocą zapisu @numer-parametru.

```
.macro nazwa_makra
```



```
.endmacro
```

```
.macro dodawaj ; definicja makra  
add @0,@1  
.endmacro
```

```
dodawaj R1,R2 ; wywołanie makra
```



Elementy języka assembler

Dyrektywy – zmienne w pamięci danych

Opis pamięci danych (fragment programu poprzedza dyrektywa .dseg)
wprowadzamy dyrektywą .byte

```
.dseg
.org          0x0060
x_1          .byte    1
Tablica     .byte    100
```

Dyrektywy – definicje

Dyrektywy umożliwiające przypisanie określonej wartości liczbowej
Do definiowanej etykiety

```
.equ      stała=9
.set      ala=9          ; etykiety można wielokrotnie zmieniać
```



Grupy instrukcji:

- “ **Instrukcje arytmetyczne i logiczne**
- “ **Instrukcje skoków**
- “ **Instrukcje przesyłania danych**
- “ **Instrukcje operacji bitowych**
- “ **Instrukcje kontroli pracy procesora**



Lista instrukcji mikrokontrolera

Mnemonics	Operands	Description	Operation	Flags	#Clocks
ARITHMETIC AND LOGIC INSTRUCTIONS					
ADD	Rd, Rr	Add two Registers	$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
ADC	Rd, Rr	Add with Carry two Registers	$Rd \leftarrow Rd + Rr + C$	Z,C,N,V,H	1
ADW	RdI, K	Add Immediate to Word	$Rdh:Rdl \leftarrow Rdh:Rdl + K$	Z,C,N,V,S	2
SUB	Rd, Rr	Subtract two Registers	$Rd \leftarrow Rd - Rr$	Z,C,N,V,H	1
SUBI	Rd, K	Subtract Constant from Register	$Rd \leftarrow Rd - K$	Z,C,N,V,H	1
SBC	Rd, Rr	Subtract with Carry two Registers	$Rd \leftarrow Rd - Rr - C$	Z,C,N,V,H	1
SBCI	Rd, K	Subtract with Carry Constant from Reg.	$Rd \leftarrow Rd - K - C$	Z,C,N,V,H	1
SBIW	RdI, K	Subtract Immediate from Word	$Rdh:Rdl \leftarrow Rdh:Rdl - K$	Z,C,N,V,S	2
AND	Rd, Rr	Logical AND Registers	$Rd \leftarrow Rd \bullet Rr$	Z,N,V	1
ANDI	Rd, K	Logical AND Register and Constant	$Rd \leftarrow Rd \bullet K$	Z,N,V	1
OR	Rd, Rr	Logical OR Registers	$Rd \leftarrow Rd \vee Rr$	Z,N,V	1
ORI	Rd, K	Logical OR Register and Constant	$Rd \leftarrow Rd \vee K$	Z,N,V	1
EOR	Rd, Rr	Exclusive OR Registers	$Rd \leftarrow Rd \oplus Rr$	Z,N,V	1
COM	Rd	One's Complement	$Rd \leftarrow \$FF - Rd$	Z,C,N,V	1
NEG	Rd	Two's Complement	$Rd \leftarrow \$00 - Rd$	Z,C,N,V,H	1
SBR	Rd, K	Set Bit(s) in Register	$Rd \leftarrow Rd \vee K$	Z,N,V	1
CBR	Rd, K	Clear Bit(s) in Register	$Rd \leftarrow Rd \bullet (\$FF - K)$	Z,N,V	1
INC	Rd	Increment	$Rd \leftarrow Rd + 1$	Z,N,V	1
DEC	Rd	Decrement	$Rd \leftarrow Rd - 1$	Z,N,V	1
TST	Rd	Test for Zero or Minus	$Rd \leftarrow Rd \bullet Rd$	Z,N,V	1
CLR	Rd	Clear Register	$Rd \leftarrow Rd \oplus Rd$	Z,N,V	1
SER	Rd	Set Register	$Rd \leftarrow \$FF$	None	1
MUL	Rd, Rr	Multiply Unsigned	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
MULS	Rd, Rr	Multiply Signed	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
MULSU	Rd, Rr	Multiply Signed with Unsigned	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
FMUL	Rd, Rr	Fractional Multiply Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
FMULS	Rd, Rr	Fractional Multiply Signed	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
FMULSU	Rd, Rr	Fractional Multiply Signed with Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2



Lista instrukcji mikrokontrolera

BRANCH INSTRUCTIONS					
RJMP	k	Relative Jump	$PC \leftarrow PC + k + 1$	None	2
IJMP		Indirect Jump to (Z)	$PC \leftarrow Z$	None	2
JMP	k	Direct Jump	$PC \leftarrow k$	None	3
RCALL	k	Relative Subroutine Call	$PC \leftarrow PC + k + 1$	None	3
ICALL		Indirect Call to (Z)	$PC \leftarrow Z$	None	3
CALL	k	Direct Subroutine Call	$PC \leftarrow k$	None	4
RET		Subroutine Return	$PC \leftarrow \text{Stack}$	None	4
RETI		Interrupt Return	$PC \leftarrow \text{Stack}$	I	4
CPSE	Rd,Rr	Compare, Skip if Equal	if (Rd = Rr) $PC \leftarrow PC + 2$ or 3	None	1/2/3
CP	Rd,Rr	Compare	$Rd - Rr$	Z, N, V, C, H	1
CPC	Rd,Rr	Compare with Carry	$Rd - Rr - C$	Z, N, V, C, H	1
CPI	Rd,K	Compare Register with Immediate	$Rd - K$	Z, N, V, C, H	1
SBRC	Rr, b	Skip if Bit in Register Cleared	if (Rr(b)=0) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBRSC	Rr, b	Skip if Bit in Register is Set	if (Rr(b)=1) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBIC	P, b	Skip if Bit in I/O Register Cleared	if (P(b)=0) $PC \leftarrow PC + 2$ or 3	None	1/2/3
SBIS	P, b	Skip if Bit in I/O Register is Set	if (P(b)=1) $PC \leftarrow PC + 2$ or 3	None	1/2/3
BRBS	s, k	Branch if Status Flag Set	if (SREG(s) = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRBC	s, k	Branch if Status Flag Cleared	if (SREG(s) = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BREQ	k	Branch if Equal	if (Z = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRNE	k	Branch if Not Equal	if (Z = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRCS	k	Branch if Carry Set	if (C = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRCC	k	Branch if Carry Cleared	if (C = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRSH	k	Branch if Same or Higher	if (C = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRLO	k	Branch if Lower	if (C = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRMI	k	Branch if Minus	if (N = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRPL	k	Branch if Plus	if (N = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRGE	k	Branch if Greater or Equal, Signed	if (N ⊕ V = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRLT	k	Branch if Less Than Zero, Signed	if (N ⊕ V = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRHS	k	Branch if Half Carry Flag Set	if (H = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRHC	k	Branch if Half Carry Flag Cleared	if (H = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRTS	k	Branch if T Flag Set	if (T = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRTC	k	Branch if T Flag Cleared	if (T = 0) then $PC \leftarrow PC + k + 1$	None	1/2
BRVS	k	Branch if Overflow Flag is Set	if (V = 1) then $PC \leftarrow PC + k + 1$	None	1/2
BRVC	k	Branch if Overflow Flag is Cleared	if (V = 0) then $PC \leftarrow PC + k + 1$	None	1/2



Lista instrukcji mikrokontrolera

DATA TRANSFER INSTRUCTIONS					
MOV	Rd, Rr	Move Between Registers	$Rd \leftarrow Rr$	None	1
MOVW	Rd, Rr	Copy Register Word	$Rd+1:Rd \leftarrow Rr+1:Rr$	None	1
LDI	Rd, K	Load Immediate	$Rd \leftarrow K$	None	1
LD	Rd, X	Load Indirect	$Rd \leftarrow (X)$	None	2
LD	Rd, X+	Load Indirect and Post-Inc.	$Rd \leftarrow (X), X \leftarrow X + 1$	None	2
LD	Rd, -X	Load Indirect and Pre-Dec.	$X \leftarrow X - 1, Rd \leftarrow (X)$	None	2
LD	Rd, Y	Load Indirect	$Rd \leftarrow (Y)$	None	2
LD	Rd, Y+	Load Indirect and Post-Inc.	$Rd \leftarrow (Y), Y \leftarrow Y + 1$	None	2
LD	Rd, -Y	Load Indirect and Pre-Dec.	$Y \leftarrow Y - 1, Rd \leftarrow (Y)$	None	2
LDD	Rd, Y+q	Load Indirect with Displacement	$Rd \leftarrow (Y + q)$	None	2
LD	Rd, Z	Load Indirect	$Rd \leftarrow (Z)$	None	2
LD	Rd, Z+	Load Indirect and Post-Inc.	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	None	2
LD	Rd, -Z	Load Indirect and Pre-Dec.	$Z \leftarrow Z - 1, Rd \leftarrow (Z)$	None	2
LDD	Rd, Z+q	Load Indirect with Displacement	$Rd \leftarrow (Z + q)$	None	2
LDS	Rd, k	Load Direct from SRAM	$Rd \leftarrow (k)$	None	2
ST	X, Rr	Store Indirect	$(X) \leftarrow Rr$	None	2
ST	X+, Rr	Store Indirect and Post-Inc.	$(X) \leftarrow Rr, X \leftarrow X + 1$	None	2
ST	-X, Rr	Store Indirect and Pre-Dec.	$X \leftarrow X - 1, (X) \leftarrow Rr$	None	2
ST	Y, Rr	Store Indirect	$(Y) \leftarrow Rr$	None	2
ST	Y+, Rr	Store Indirect and Post-Inc.	$(Y) \leftarrow Rr, Y \leftarrow Y + 1$	None	2
ST	-Y, Rr	Store Indirect and Pre-Dec.	$Y \leftarrow Y - 1, (Y) \leftarrow Rr$	None	2
STD	Y+q, Rr	Store Indirect with Displacement	$(Y + q) \leftarrow Rr$	None	2
ST	Z, Rr	Store Indirect	$(Z) \leftarrow Rr$	None	2
ST	Z+, Rr	Store Indirect and Post-Inc.	$(Z) \leftarrow Rr, Z \leftarrow Z + 1$	None	2
ST	-Z, Rr	Store Indirect and Pre-Dec.	$Z \leftarrow Z - 1, (Z) \leftarrow Rr$	None	2
STD	Z+q, Rr	Store Indirect with Displacement	$(Z + q) \leftarrow Rr$	None	2
STS	k, Rr	Store Direct to SRAM	$(k) \leftarrow Rr$	None	2
LPM		Load Program Memory	$R0 \leftarrow (Z)$	None	3
LPM	Rd, Z	Load Program Memory	$Rd \leftarrow (Z)$	None	3
LPM	Rd, Z+	Load Program Memory and Post-Inc	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	None	3
SPM		Store Program Memory	$(Z) \leftarrow R1:R0$	None	-
IN	Rd, P	In Port	$Rd \leftarrow P$	None	1
OUT	P, Rr	Out Port	$P \leftarrow Rr$	None	1
PUSH	Rr	Push Register on Stack	$Stack \leftarrow Rr$	None	2
POP	Rd	Pop Register from Stack	$Rd \leftarrow Stack$	None	2



Lista instrukcji mikrokontrolera

BIT AND BIT-TEST INSTRUCTIONS					
SBI	P,b	Set Bit in I/O Register	$I/O(P,b) \leftarrow 1$	None	2
CBI	P,b	Clear Bit in I/O Register	$I/O(P,b) \leftarrow 0$	None	2
LSL	Rd	Logical Shift Left	$Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$	Z,C,N,V	1
LSR	Rd	Logical Shift Right	$Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$	Z,C,N,V	1
ROL	Rd	Rotate Left Through Carry	$Rd(0) \leftarrow C, Rd(n+1) \leftarrow Rd(n), C \leftarrow Rd(7)$	Z,C,N,V	1
ROR	Rd	Rotate Right Through Carry	$Rd(7) \leftarrow C, Rd(n) \leftarrow Rd(n+1), C \leftarrow Rd(0)$	Z,C,N,V	1
ASR	Rd	Arithmetic Shift Right	$Rd(n) \leftarrow Rd(n+1), n=0..6$	Z,C,N,V	1
SWAP	Rd	Swap Nibbles	$Rd(3..0) \leftarrow Rd(7..4), Rd(7..4) \leftarrow Rd(3..0)$	None	1
BSET	s	Flag Set	$SREG(s) \leftarrow 1$	$SREG(s)$	1
BCLR	s	Flag Clear	$SREG(s) \leftarrow 0$	$SREG(s)$	1
BST	Rr, b	Bit Store from Register to T	$T \leftarrow Rr(b)$	T	1
BLD	Rd, b	Bit load from T to Register	$Rd(b) \leftarrow T$	None	1
SEC		Set Carry	$C \leftarrow 1$	C	1
CLC		Clear Carry	$C \leftarrow 0$	C	1
SEN		Set Negative Flag	$N \leftarrow 1$	N	1
CLN		Clear Negative Flag	$N \leftarrow 0$	N	1
SEZ		Set Zero Flag	$Z \leftarrow 1$	Z	1
CLZ		Clear Zero Flag	$Z \leftarrow 0$	Z	1
SEI		Global Interrupt Enable	$I \leftarrow 1$	I	1
CLI		Global Interrupt Disable	$I \leftarrow 0$	I	1
SES		Set Signed Test Flag	$S \leftarrow 1$	S	1
CLS		Clear Signed Test Flag	$S \leftarrow 0$	S	1
SEV		Set Twos Complement Overflow	$V \leftarrow 1$	V	1
CLV		Clear Twos Complement Overflow	$V \leftarrow 0$	V	1
SET		Set T in SREG	$T \leftarrow 1$	T	1
CLT		Clear T in SREG	$T \leftarrow 0$	T	1
SEH		Set Half Carry Flag in SREG	$H \leftarrow 1$	H	1



Lista instrukcji mikrokontrolera

Mnemonics	Operands	Description	Operation	Flags	#Clocks
CLH		Clear Half Carry Flag in SREG	$H \leftarrow 0$	H	1
MCU CONTROL INSTRUCTIONS					
NOP		No Operation		None	1
SLEEP		Sleep	(see specific descr. for Sleep function)	None	1
WDR		Watchdog Reset	(see specific descr. for WDR/timer)	None	1
BREAK		Break	For On-Chip Debug Only	None	N/A




Symboliczne oznaczenia rejestrów i stałych

Symbol	Znaczenie
Rd	Rejestr przeznaczenia: R0 ... R31
Rs	Rejestr źródła: R0 ... R31
Rh	Górne rejestry: R16 ... R31
Rhd	Górny rejestr przeznaczenia: R16 ... R31
Rhs	Górny rejestr źródła: R16 ... R31
Rm	Środkowy rejestr przeznaczenia: R16 ... R23
Rxyz	Rejestry indeksowe: X=R27:R26, Y=R29:R28, R31:R30
adr4M	Stała 22 bitowa bez znaku, zakres 0...0x3ffff
adr64k	Stała 16 bitowa bez znaku, zakres 0...0xffff
adr2k	Stała 12 bitowa ze znakiem, zakres -2048...2047
adr64	Stała 7 bitowa ze znakiem, zakres -64...63



WYDZIAŁ FIZYKI
i INFORMATYKI STOSOWANEJ
Uniwersytet Łódzki

Zapoznanie się z rozkazami



ldi
out
in
push
pop
sts
lds



Instrukcja ldi

Mnemonik	Rozwinięcie	Operacja	SREG I T H S V N Z C
ldi	load immediate	$Rh \leftarrow c255$	- - - - -
	Bezpośrednie wpisanie do rejestru ośmiobitowej stałej	$PC \leftarrow PC+1$	

składnia
ldi Rh,c255
Uwaga tylko Rh !!!!!!!

.equ x =1

ldi r16,0x25
ldi r19,x
ldi r19,255

Przykłady



Instrukcja out

Mnemonik	Rozwinięcie	Operacja	SREG
			I T H S V N Z C
out	Out put port	$(P+0x20) \leftarrow R_s$ $PC \leftarrow PC+1$	- - - - -
	Zapisz wartość rejestru w przestrzeni we-wy		

składnia
out P, Rs

out 0x3F,r1
out porta,r30

Przykłady



Instrukcja in

Mnemonik	Rozwinięcie	Operacja	SREG I T H S V N Z C
in	I nput port	$Rd \leftarrow (P+0x20)$ $PC \leftarrow PC+1$	- - - - -
	Zapisz wartość z przestrzeni we-wy do rejestru Rs		

składnia
in Rd, P

Przykłady
in r1, 0x3F
in r23, porta



Instrukcja push

Mnemonik	Rozwinięcie	Operacja	SREG I T H S V N Z C
push	Push register on stack	$(Sp) \leftarrow Rs$ $Sp \leftarrow SP-1$ $PC \leftarrow PC+1$	- - - - -
	Prześlij zawartość rejestru Rs na wierzchołek stosu		

składnia
push Rs

Operuje tylko na rejestrach funkcyjnych

Przykłady

```
push r12  
push r14
```

```
ldi r16,sreg  
push r16
```



Instrukcja pop

Mnemonik	Rozwinięcie	Operacja	SREG
			I T H S V N Z C
pop	POP register from stack	$Rd \leftarrow (Sp)$ $Sp = Sp + 1$ $PC \leftarrow PC + 1$	- - - - -
	Prześlij wartość z wierzchołka stosu do rejestru Rd		

składnia
pop Rd

Przykłady

pop r12
pop r19



Instrukcja sts

Mnemonik	Rozwinięcie	Operacja	SREG
			I T H S V N Z C
sts	St ore direct to data space	$(\text{adr64k}) \leftarrow R_s$ $\text{PC} \leftarrow \text{PC} + 2$	- - - - -
	Zapisz zawartość rejestru w pamięci danych		

składnia

sts adr64k,Rs

Operuje na całym obszarze danych włączając rejestry robocze i funkcyjne

Przykłady

sts 100,r1 - zapisz zawartość rejestru do 100 komórki pamięci lub komórki pamięci o adresie 0x064



Instrukcja lds

Mnemonik	Rozwinięcie	Operacja	SREG
			I T H S V N Z C
lds	Load direct from data space	$Rd \leftarrow (\text{adr64k})$ $PC \leftarrow PC+2$	- - - - -
	Odczytaj wartość pamięci danych do rejestru		

składnia

lds Rd,adr64k

Operuje na całym obszarze danych włączając rejestry robocze i funkcyjne

Przykłady

lds r1,0x001 – zapisz zawartość komórki pamięci o adresie 0x001 do rejestru r1



Instrukcja jmp

Mnemonik	Rozwinięcie	Operacja	SREG I T H S V N Z C
jmp	JuMP	PC \leftarrow PC+adr4M	- - - - -
	Skok adresowany bezpośrednio		

składnia
jmp adr4M

Stała 22 bitowa bez znaku, zakres 0...0x3ffff 262143

main:

```
nop  
ldi r16,0x25  
jmp main
```

Przykłady



Instrukcja rjmp

Mnemonik	Rozwinięcie	Operacja	SREG
			I T H S V N Z C
rjmp	Relative JuMP	$PC \leftarrow PC + \text{adr}2k + 1$	- - - - -
	Skok adresowany względnie		

składnia
rjmp adr2k

Stała 12 bitowa ze znakiem, zakres -2048...2047

main:

```
nop  
ldi r16,0x25  
rjmp main
```

Przykłady

Instrukcja rjmp działa najszybciej, dlatego zalecane jest jej stosowanie wszędzie tam, gdzie jest to możliwe (gdy długość skoku jest mniejsza lub równa ± 2 kłowa -2048...2047).